1、定义了8位二进制全加器顶层设计元件端口信号，输入端口AIN， BIN，是八个二进制数，数据类型被定义为STD_LOGIC_VECTOR CIN是输入的进位，数据类型IN STD_LOGIC输出端口SUM为和，数据类型IN STD_LOGIC COUT为输出的。

2、根据余3码的定义可知，余3码是由8421码加3后形成的代码所以用4位二进制并行加法器实现8421码到余3码的转换，只需从4位二进制并行加法器的输入端A4A3A2和A1输入8421码从输入端B4B3B2和B1输入二进制数0011。

3、#x2003#x2003在开始构建二进制加法器之前，我们先来回顾一下我们小学学习的十进制加法的运算规则在实际做加法的时候，要将被加数和加数从右边对齐，而开始计算的时候，也同样是从最右边的那一列开始 #x2003#x2003首先是 5+7，“5 加 7 等于。

4、十进制二进制 0 0 1 1 2 10 低位满2，向高位进1，低位归0后面也是一次类推3 11 4 100 需要注意的是，对于100这个数字来说，如果不特别说明，我们肯定认为这是10进制，也就是。

5、通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大全加器可对两个多位二进制数进行加法运算，同时产生进位当两个二进制数相加时，较高。

6、得到8421BCD码，直接用283不能实5261现减法运算想想带符号数减法运算的处理方法，4102或观察一下能否将余三1653。

7、向高位的进位Ci+1逻辑表达式312 并行加法器与进位链结构*用n位全加器实现两个n位操作数各位同时相加，这种加法器称为并行加法器*并行加法器中传递进位信号的逻辑线路称为进位链1 基本进位公式设两个n位操作数。

8、注意，根本就没有二位二进制全加器前面列出的，全加器的真值表进行多位数的加法，称为加法器加法器，是用全加器级联而成，从不列真值表如果是二位的加法器，真值表规模就够大了+。

9、当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D3D2D1D0= 0000电路如图所示，在连续计数脉冲的作用下，计数器开始从0000000110001001循环计数 8421码十进制计数器。

10、加法器有很多 串行加法并行加法超前进位加法流水线加法等，每种都不一样 简单点的看数字电路书就可以了。

11、常用二进制四位全加器74LS283全加器是能够计算低位进位的二进制加法电路与半加器相比，全加器不只考虑本位计算结果是否有进位，也考虑上一位对本位的进位，可以把多个一位全加器级联后做成多位全加器。

12、全加器英语名称为fulladder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器一位全加器可以处理低位进位，并输出本位加法进位多个一位全加器进行级联可以得到多位全加器常用二进制四位全加。

13、实验中所用的运算器数据通路图如图311图中所示的是由两片74LS181 芯片以并串形式构成的8 位字长的运算器右方为低4 位运算芯片，左方为高4 位运算芯片低位芯片的进位输出端Cn+4 与高位芯片的进位输入端Cn。

14、如图全加器是能够计算低位进位的二进制加法电路与半加器相比，全加器不只考虑本位计算结果是否有进位，也考虑上一位对本位的进位，可以把多个一位全加器级联后做成多位全加器如果要实现多位加法可以进行级联，就是串。

15、区别1各触发器是否同时翻转不同并行进位方式实际上就是同步计数，时钟脉冲同时作用于各个触发器，各触发器状态的变换与计数脉冲同步而串行进位方式实际上就是异步计数，内部各触发器的时钟脉冲端CP不全都连接在一起。

16、1减法和加法是一样的，只要加个电信号，把一个数变成负的就可以了，你看看加法器的电路图，一般“加法器”同时是“减法器”2乘法器和除法器乘法器很简单，用加法器多加几次，或者增加硬件，多弄几个加法器就可以。

17、如果要实现多位加法可以进行级联，就是串起来使用，比如32位+32位，就需要32个全加器这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法，如果将全加器的输入置换成A和B的组合函数Xi和YS0S3控制。