quartus ii和modelsim有什么区别？

一、性质不同：

quartus ii：

quartus ii是综合性PLD/FPGA开发软件。

modelsim：

modelsim是HDL语言仿真软件。

二、特点不同：

1、quartus ii：

支持包括原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

2、modelsim：

提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核。

扩展资料

Maxplus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持，Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。

ModelSim有几种不同的版本：SE、PE、LE和OEM，其中SE是最高级的版本，而集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA厂商设计工具中的均是其OEM版本。

参考资料来源：百度百科-modelsim

参考资料来源：百度百科-Quartus II

quartus错误问题

(一)Quartus警告解析

1.Found clock-sensitive change during activeclock edge at timetime on register "name"

原因：vectorsource file中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。

措施：编辑vectorsource file

2.Verilog HDL assignment warning atlocation: truncated with size number to match size of target(number

原因:在HDL设计中对目标的位数进行了设定,如:reg[4:0]a;而默认为32位,将位数裁定到合适的大小

措施:如果结果正确,无须加以修正,如果不想看到这个警告,可以改变设定的位数

3.All reachable assignments to data_out(10)assign '0', register removed by optimization

原因:经过综合器优化后，输出端口已经不起作用了

4.Following 9 pins have nothing, GND, or VCCdriving datain port -changes to this connectivity may change fitting results

原因:第9脚，空或接地或接上了电源

措施:有时候定义了输出端口，但输出端直接赋‘0’，便会被接地，赋‘1’接电源。如果你的设计中这些端口就是这样用的，那便可以不理会这些warning

5.Found pins functioning as undefined clocksand/or memory enables

原因:是你作为时钟的PIN没有约束信息。可以对相应的PIN做一下设定就行了。主要是指你的某些管脚在电路当中起到了时钟管脚的作用，比如flip-flop的clk管脚，而此管脚没有时钟约束，因此QuartusII把“clk”作为未定义的时钟。

措施:如果clk不是时钟，可以加“not clock”的约束；如果是，可以在clock setting当中加入；在某些对时钟要求不很高的情况下，可以忽略此警告或在这里修改:AssignmentsTiming ****ysissettings...Individual

clocks......

6.Timing characteristics of deviceEPM570T144C5 are preliminary

原因:因为MAXII是比较新的元件在 QuartusII中的时序并不是正式版的,要等ServicePack

措施:只影响 Quartus的 Waveform

quartus ii使用教程

1、首先，打开Quartus II 应用程序，并选择创建新工程按钮。

2、这一步骤不需要修改任何参数，直接下一步即可。

3、修改保存路径以及工程名称。工程名称不能任意的命名，要和程序当中的实体名保持一致。

4、然后选中加进去的文件名，点击下一步即可。

5、这一步需要我们选择器件，在Family框中选择系列，或者具体选择一个器件。

6、到了这工程就建好了，直接点击完成按钮就是了。

quartus 中如何设置管脚的初始状态

1、首先，在电脑桌面或者左侧磁贴栏找到quartus ii，点击进入，如下图所示。

2、然后，在quartus ii中，新建一个项目或者直接打开一个已存在的项目。

3、然后，在上方的所有选项中找到管脚编辑器，点击进入。

4、这样，就进入了管脚分配和定义界面，右侧显示的是所使用的器件，如下图所示。

5、在下方，可以看到当前项目中所有的输入输出管脚，点击即可查看。

6、在管脚编辑一栏，可以对输入输出端口的管脚进行管脚定义和修改就完成了。